Mga Proseso

Epyc milan at genoa, nagbibigay ang amd ng mga detalye sa bagong server ng cpus

Talaan ng mga Nilalaman:

Anonim

Inihayag ng AMD ang ilang mga detalye tungkol sa arkitektura ng EPYC Milan (Zen 3) at ang arkitektura ng EPYC Genoa (Zen 4) na pinlano ng kumpanya.

Ang EPYC Milan at Genoa, binibigyan ng AMD ang mga detalye sa mga bagong server ng CPU

Sa kanyang pagtatanghal, si Martin Hilgeman ng AMD, Senior Manager ng HPC Application, ay nagsiwalat ng mga slide na nagpapatunay na ang susunod na serye ng mga processors ng EPYC 'Milan' ay ilulunsad sa umiiral na SP3 server ng AMD, suportahan ang memorya ng DDR4 at nag-aalok ng parehong TDP at ang parehong mga pangunahing mga pagsasaayos bilang serye ng mga taga-Roma ng mga processors.

Ang slide na ito ay tila nagpapalayas ng mga alingawngaw na pinlano ng AMD na ilunsad ang Milan na may isang pagpapatupad ng 4x SMT, na inaangkin na ang Zen 3 ay mag-aalok ng mga gumagamit ng apat na mga thread bawat CPU core. Tila na ang pangunahing mapagkukunan ng mga pagpapabuti ng pagganap ng Zen 3 ay magmumula sa mga pagpapabuti sa IPC at mga nakuha sa bilis ng orasan, sa halip na pagtaas sa mga numero ng core at thread. Inaasahan, nangangahulugan ito na ang Zen 3 ay tututok sa pagganap ng 'single-core' at pagpapabuti ng pangunahing arkitektura.

Bisitahin ang aming gabay sa pinakamahusay na mga processors sa merkado

Ang pag-on sa EPYC Genoa (Zen 4), inaangkin ng Helgeman na ang Zen 4 ay nasa yugto pa rin ng disenyo, na nangangahulugan na ang mga tagagawa ng server at iba pang mga customer ay may pagkakataon na maimpluwensyahan ang disenyo ni Genoa. Nakumpirma din na ang bagong arkitektura na ito ay ilulunsad gamit ang isang bagong socket ng SP5, susuportahan ang isang bagong uri ng memorya (marahil DDR5) at mag-aalok ng mga gumagamit ng "mga bagong kakayahan", na hindi pa isiniwalat.

Ang pag-internalal sa disenyo ng Zen 3, kinumpirma ng AMD na ang Zen 3 ay lilipat sa disenyo ng cache ng Zen / Zen 2, na hinati ang cache ng L3 cache ng AMD sa pagitan ng dalawang quad-core CCX. Nangangahulugan ito na ang AMD ay maaaring lumipat mula sa sarili nitong disenyo ng quad-core CCX, na lumilikha ng isang walong-core na CCX na disenyo na may Zen 3 o ibang disenyo.

Sa halip na mag-alok ng dalawang 16MB L3 cache (tulad ng nakikita sa kasalukuyang disenyo ng 22 ng AMD), ang disenyo ng Zen 3 ng AMD ay mag-aalok ng isang kumbinasyon ng "32 + MB" L3 cache sa lahat ng walong mga cores ng CPU. Bawasan nito ang mga potensyal na mga latitude sa pagitan ng mga CPU cores sa isang solong mamatay at ginagarantiyahan ang mas mahusay na pag-access sa integrated L3 cache para sa mga CPU cores. Gayundin, ang cache na ito ay magiging mas malaki kaysa sa pagtingin sa mga nakaraang henerasyon.

Ang EPYC Milan ay darating sa amin sa ikalawang kalahati ng 2020.

Ang font ng Overclock3d

Mga Proseso

Pagpili ng editor

Back to top button